Jesús López Pérez


**Capítulos 1, 2 y 3**


# PRUEBA DE EVALUACIÓN A DISTANCIA 1

## PRUEBA DE EVALUACIÓN A DISTANCIA 1-1

Se quiere diseñar el mapa de memoria de un computador que tiene 22 líneas en el bus de direcciones (A21-A0), 8 líneas en el bus de datos (D7-D0) y 6 líneas en el bus de control. La parte baja del mapa de memoria está ocupada por módulos de memoria ROM que ocupan un octavo de la capacidad total. El resto del mapa de memoria se desea ocupar con módulos de memoria SRAM. Los módulos de los que se dispone para su diseño son circuitos integrados de memorias ROM de 256 Kpalabras × 8 bits y circuitos integrados de memorias SRAM de 512 Kpalabras × 8 bits.

a) **(2 puntos)** Proponer, justificando la respuesta, un mapa de memoria que utilice los circuitos descritos, y que responda a las especificaciones indicadas. Indicar el rango de direcciones que ocupará la memoria ROM y el que ocupará la memoria SRAM. Escribir en una tabla la dirección inicial y final en hexadecimal de cada uno de los módulos del mapa propuesto.



Jesús López Pérez

Modulos necesarios:


Ambos modulos usan el mismo bus de datos de 8 bits

Modulos ROM: $\frac{512\ k_{pal}}{256\ k_{pal}} = 2$ modulos
256 x8bits

Modulos RAM: $\frac{3584\ k_{pal}}{512\ k_{pal}} = 7$ modulos
512 x8bits

Rango ROM: 00 0000 hex – 07 FFFF hex

Rango RAM: 08 0000 hex – 3F FFFF hex





| Inicial | Final | |
|---|---|---|
| 38 0000 | 3F FFFF | Rango desde 08 0000 – 3F FFFF |
| 30 0000 | 37 FFFF | |
| 28 0000 | 2F FFFF | |
| 20 0000 | 27 FFFF | |
| 18 0000 | 1F FFFF | |
| 10 0000 | 17 FFFF | |
| 08 0000 | 0F FFFF | |
| 04 0000 | 07 FFFF | Rango desde 00 0000 – 07 FFFF |
| 00 0000 | 03 FFFF | |
| Dirección: inicial Hex | final Hex | |

Rango ROM = 256 kpalabras = $256 \cdot 1024 = 262\,144 = 2^{18} = 000\,4\,0000$ hex

Rango SRAM = 512 kpal = $512 \cdot 1024 = 524\,288 = 2^{19} = 000\,8\,0000$ Hex

b) **(1 punto)** ¿Qué líneas de dirección son necesarias para direccionar internamente cada uno de los módulos? Indica también una lógica de selección de cada uno de los módulos.



Bus de direcciones = 22 líneas $A_{21} - A_0$

Líneas de direccionamiento interno

$2^n$ = capacidad

ROM 256Kp = $2^{18}$ 18 líneas

SRAM 512Kp = $2^{19}$ 19 líneas

Lógica de selección de módulos 4M = 8 bloques de 512Kp

1 con 2 de 256Kp

Líneas de selección

Tabla SRAM

| $A_{21}$ | $A_{20}$ | $A_{19}$ | |
|---|---|---|---|
| 0 | 0 | 1 | Módulo 1 |
| 0 | 1 | 0 | Módulo 2 |
| 0 | 1 | 1 | Módulo 3 |
| 1 | 0 | 0 | Módulo 4 |
| 1 | 0 | 1 | Módulo 5 |
| 1 | 1 | 0 | Módulo 6 |
| 1 | 1 | 1 | Módulo 7 |


Tabla ROM


| $A_{21}$ | $A_{20}$ | $A_{19}$ | $A_{18}$ | |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | Módulo 0 |
| 0 | 0 | 0 | 1 | Módulo 1 |

Etiquetas


Cuando la entrada sea 000, la Rom será determinada por el valor del campo A18

Jesús López Pérez



c) **(1 punto)** Indicar, justificando la respuesta, el módulo de memoria y la posición en dicho módulo que se activa con cada una de las siguientes direcciones en hexadecimal: 1A5F80 y 0C4096.




---

## PRUEBA DE EVALUACIÓN A DISTANCIA 1-2

---

**(3 puntos)** Se dispone de un computador de 32 bits con una memoria direccionable en bytes y dotado de una memoria caché de 1024 bytes con bloques de 32 bytes. Si la caché es de correspondencia directa, indicar para la siguiente secuencia de referencias a memoria si se trata de un acierto o un fallo: 0x2C5, 0x3E8, 0x8A5, 0x4E0, 0x2E5, 0x3C8, 0x2A8, 0x2D2, 0x8E5, 0x3A5, 0x0C5, 0x8F8. Indicar además cuáles de estos fallos producen reemplazamiento.

Jesús López Pérez

Computador de 32 bits

Memoria direccionable en bytes

Memoria caché: 1024 bytes con bloques de 32 bytes.

Caché por correspondencia directa.

1024 / 32 = 32 líneas

Desplazamiento $\log_2(32) = 5$ bits

Índice $\log_2(32) = 5$ bits

Etiqueta = 32 − 5 − 5 = 22 bits

| Etiqueta | Índice | Desplaz. |
|---|---|---|
| 22 bits | 5 bits | 5 bits |

Acierto o fallo:

0×2C5

índice

0010 1100 0101

desplazamiento

0 0101 = 5 fallo sin reemplazo

0×3E8 = 00 1111 0 1000

índice

etiqueta

desplazamiento

fallo sin reemplazo

| | Etiqueta | Índice | Desplazamiento | Estado | Reemplazo |
|---|---|---|---|---|---|
| 0×2C5 | 00 | 10110 | 00101 | Fallo | No |
| 0×3E8 | 00 | 11111 | 01000 | Fallo | No |
| 0×8A5 | 10 | 00101 | 00101 | Fallo | No |
| 0×4E0 | 01 | 00111 | 00000 | Fallo | No |
| 0×2E5 | 00 | 10111 | 00101 | Fallo | No |
| 0×3C8 | 00 | 11110 | 01000 | Fallo | No |
| 0×2A8 | 00 | 10101 | 01000 | Fallo | No |
| 0×2D2 | 00 | 10110 | 10010 | Acierto | - |
| 0×8E5 | 10 | 00111 | 00101 | Fallo | Sí |
| 0×3A5 | 00 | 11101 | 00101 | Fallo | No |
| 0×0C5 | 00 | 00110 | 00101 | Fallo | No |
| 0×8F8 | 10 | 00111 | 11000 | Fallo / Acierto | No |

Los fallos se dan por estar la caché vacía, salvo en 0×8E5 que estaba ocupada por 0×4E0.

Jesús López Pérez

## PRUEBA DE EVALUACIÓN A DISTANCIA 1-3

**(3 puntos)** Un computador dispone de una unidad de cinta magnética con una velocidad de lectura de $2^{22}$ palabras por segundo y con un buffer interno de $2^{18}$ palabras que cuando se llena transfiere su contenido a la memoria principal utilizando DMA por ráfagas. El controlador de DMA tarda 6 ciclos de reloj en transmitir cada palabra. Cuando la CPU dispone en exclusiva del bus las instrucciones emplean, en promedio, 10 ciclos de reloj en ser ejecutadas. Si la frecuencia de reloj del computador son $800\times10^6$ ciclos/s, en una operación de lectura de la cinta magnética, ¿Cuántas instrucciones por segundo dejan de ser ejecutadas por la CPU?

